DIALOG(R)File 347:JAPIO (c) 1998 JPO & JAPIO. All rts. reserv.

03246654

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:
PUBLISHE

02-22154 [JP 2222154 A]

> PUBLISHED: September 04, 1990 (19900904)

INVENTOR(s): SHINOHARA HISATO

ABE MASAYOSHI

ARAI YASUYUKI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)
APPL. NO.: 01-044911 [JP 8944911]

FILED: February 22, 1989 (19890222)

INTL CLASS: [5] H01L-021/336; G02F-001/136; H01L-029/784
JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2

(PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal

Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 1003, Vol. 14, No. 524, Pg. 99,

November 16, 1990 (19901116)

ABSTRACT

PURPOSE: To form the above thin film transistors readily in a short time when the thin film transistor elements are alinged and formed on a substrate by projecting selectively condensed laser light on a high-resistance, non-single crystal semiconductor thin film, and aiding the crystallization of the light projected part.

CONSTITUTION: An Mo film and a low-resistance N-type non-single crystal semiconductor layer are overlapped on a glass plate 11 having an ITO electrode 19. A source 22, a drain 23 and electrodes 24 and 25 are formed by photolithography technology. Then, an I-type non-single crystal film is overlapped by a plasma CVD method. Condensed laser light is projected, and a part 14 wherein the crystal degree is increased is formed. A gate insulating film 17 comprising Si(sub 3)N(sub 4) is overlapped thereon by the plasma CVD method. Vapor deposition of Mo is performed, and the gate electrode 17 is attached. Thus a substrate on which thin film transistors 10 are aligned is completed. A plurality of the thin film transistors can be aligned and formed on the large substrate for liquid display in a short time.

⑫ 公 開 特 許 公 報 (A) 平2-222154

<pre>⑤lnt.Cl.'</pre>	識別記号	厅内整理番号	39公開	平成 2 年(1990	0) 9 月 4 日
H 01 L 21/336 G 02 F 1/136 H 01 L 29/784	500	7370-2H			
11 01 2 23/104		8624-5F H 01	L 29/78	3 1 1	P
		審査請求	未請求 請	骨末項の数 1	(全8頁)

薄膜トランジスタの作製方法 ❷発明の名称

② 等 類 平1-44911

②出 頭 平1(1989)2月22日

神奈川県厚木市長谷398番地 株式会社半導体エネルギー 久 人 @発明者 研究所内

雅芳 神奈川県厚木市長谷398番地 株式会社半導体エネルギー - (2) 発明 者 部

研究所内

神奈川県厚木市長谷398番地 株式会社半導体エネルギー 個発 康 行 研究所内

旬出 頭 人 株式会社半導体エネル ギー研究所

神奈川県厚木市長谷398番地

뫮

1.発明の名称

ar a

薄膜トランジスタの作製方法

- 2. 特許請求の顧用
 - 1. 薄膜トランジスタ素子を整列して複数個形 成する際に、絶縁性表面を有する基版上に、 ソース、ドレイン領域となるNスは?型の導 重型を有する低抵抗の非単結晶半導体を形成 する工程と、高抵抗の非単結晶半導体層を形 成する工程と、ゲート絶縁膜を形成する工程 と、ゲート電極を形成する工程とを有し、前 記高抵抗の非単結晶半導体層に選択的にレー ザー光を照射して、レーザー光を照射した部 分の結晶化を助長せしめ、その部分が複数圏 の薄膜トランジスタのチャネル部になるよう に作盟することを特徴とした薄膜トランジス タ素子の作製方法。
- 3.発明の詳細な説明
- 「産業上の利用分野」

水発明は非単結晶半導体薄膜を用いた薄膜トラー

ンジスタ(以下にTFTともいう)及びその製造方 法に関するものであり、特に液晶ディスプレー。 イメージセンサー等に適用可能な高速応答性を持 つ薄膜トランジスタに関する。

『従来の技術』

最近、化学的気相法等によって、作製された非 単結晶半導体薄膜を利用した薄膜トランジスタが 注目されている。

この薄膜トランジスタは、絶縁性基板上に前述 の如く化学的気相法等を用いて形成されるので、 その作型雰囲気温度が最高で450で程度と低温で 形成でき、安価なソーダガラス、ホウケイ酸ガラ ス等を基板として用いることができる。

この薄膜トランジスタは電界効果型であり、い わゆる10SPETと同様の機能を奪しているが、前述 の如く安価な絶縁性差板上に低温で形成でき、さ らにその作製する最大面積は薄膜半導体を形成す る装置の守法にのみ限定されるもので、容易に大 面積基板上にトランジスプを作製できるという利 一点を持っていた。このため多量の画景を持つてい

- 2 -

リクス構造の液晶ディスプレーのスイッチング素 子や一次元スは二次元のイメージとンサ等のスイ ッチング素子として確めて有望である。

また、この研数、ランプススを指数するにはまでに確立された技術であるファドリップラフィーが窓用可能で、いわゆる液細加工が可能であり、IC等と同様に異項化を図ることも可能であった。

この従来より知られた薄覆とランジステの代表的な構造を第2回に優勢的に示す。

(20) はガラスよりなる地域性落板であり、(21) は非単結晶半導体よりなる確膜半導体、(22) 、(23) はソースドレイン領域で、(24) 、(25) はソースドレイン電極、(25) はデート地域限で(27) はデート電極であります。

このように構成された頑張トランジスタはゲート電極 (27) に電圧を加えることにより、ソースドレイン (22)、 (23) 間に流れる電流を調整するものであります。

この時、この薄膜トランジスタの窓答速度は次式で与えられる。

S = 4 . V / L 1

ここでしばチャネル長、コはチャリアの移動度、 Vはデート環圧。

この词数トランプスタに用いられる非典結晶半導体管は、半導体管中に多量の結晶粒界等を含んでおり、これらが原因で単結晶の半導体に比べてキーリアの移動変が非常に小さく上式より割るようにトラングスクの恋苦速度が非常に遅いという。特にアモルファスシリコン半導体を用いた時、その移動度はだいたいの。1~1(caf/V・Sec)程度で、ほとんどTFTとして動作しない程度のものであった。

このような問題を解決するには上式より明らかなようにチャネル長を短くすることと、キャリアの移動度を大きくすることが知られ、種々の改臭が行われている。

特に、移動度を向上させることは、従来より種々の方法によって行われていた。代表的には、非単結晶半導体をアニールして、単結晶化又は多結晶のグレインサイズを大きくすることが行われて

- 3 -

wit.

これら従来例では、高温下でアニールするため に、高価な計熱性基版を使用しなければならなかったり、基板上全面の半導体層を単結晶化叉は多 結晶化するため、処理時間が長くなるという問題 が発生していた。

「発明の目的」

本発明は、前述の如き問題を解決するものであ り、健来より知られたTFTに比べて、高速で動作 するTFTを、より短時間で容易に作製する方法を 提供することを、その目的とするものである。 「発明の構成」

上記目的を達成するために、本発明は基板上に 薄膜トランジスク素子を整列して複数個形成する 場合において、高抵抗の非血結晶半導体薄膜に、 選択的に、集光されたレーザー光を照対して、そ の照射した部分の高抵抗の非血結晶半導体質の結 晶化を助長せしのることを特徴とする。

水発明を用い、さらにシーデー光を溜射した部分がTFTのチェホル部になるように以下の工程を

- 4 -

行うことによって、TSTのキャリア移動度を増大させ、前に述べた窓答速度を増大せしめ、その結果従来適用できなかった液晶ディスプレー、イメージセンサー等にTST素子を適用可能ならしめるらのである。

きるに本発明においては、エッチングの限も、 シーザー光を照射した部分は照射しない部分に比 較してエッチングしに「いたの、エッチング時の 決策さが上昇し、コストブランにもなり得る。 以下に実施例により本発明を詳しく説明する。 「実施例し」

本実施例においては、要品ディスプレイに無い るための連携トランジスプの作製について示す。

本属強例に対応する可能をランプスプの概略的 な作製工程を携し回に示す。

まず、塩板(ii)として、透明界電視としてパターニングされた「TO 基施(西希電機)を与する300mm × 300mmのソータがラスを用い、この透板(ii)上にモリブデン膜を作製する。そして、公知のプラズマロソ D 佐により低低流非単結晶半導体としてN型の導電型を有する非単結晶接着膜を形成する。この時の作製条件は以下の通りであっ

基版温度 2 5 0 ℃ 反応圧力 0 0 5 Torr R(パワー(13.56MHz) 1 5 0 ♥ 使用ガス SiH.+PH:

この、N型の非単結晶造素膜は、その形成時に

膜厚

20004

日:ガスを多量に導入し、81パワーを高くして、 激結晶化して電気抵抗を下げたものを使用しても 乗り。

次に公知のフェトリップラフィー技術を用いて 非価結晶注意限をソース、ドレイン領域(22)、(2 3) 支がその取り出し電話の所定の外形パスーツに マスキングを行い、ほっかスを用いてドライエッ チングを行い、第1 図(3)の状態を得た。

次に、前述と同様のアラズマCVO法にて高抵抗学導体層として「型の非単結晶接着膜(13)を形成する。作製設件はN型の非単結晶接層膜の特とほぼ同じであるが、使用ガスがSilfiのみで膜厚には5000人とした。

次に、この非単結晶珪素類(i3)に対し、長さ300mm mi0 m mの 長方形の照射断面となるように、 光学系によって集光された、波曼248.7mmのエキシマレーザー光(i5)を第1図(b)に示す機に 照射し、光を照射した部分の結晶度を増大せしめた。普通、レーザー光は中心部が強く、端のほうは弱くなっていて、強度において、ガウス分布を

- 7 -

呈する。従って、この光の状態のまま照射すると 光の中心部のみ歯晶化が進んでしまうので、本実 権例においては、光学系を用いて、光の強度を均 一にして照射を行った。

そして第1図(c)の状態を得た。ただし、第 1図(c)においては直線状にレーザー光を照射 して、結晶度の増大した部分のみを示す。

本実施例においてのレーザー光の照射条件はパワー密度0.5J/cm²、パルス申15 u secである。このレーザー光を本実施例の場合、3 パルス照射した。この照射回数及びレーザーの条件は被加工物によって異なり、本実施例の場合は予備実験を行って前述の条件を出してその条件を用いた。

次に、この:型の珪素膜(13) 上にアラズマC V D 注で窒化珪素膜(15) を190人形成し、ディー ド曲縁膜とした。

これらを研定のパターンにパターニング後、公 知のスパッタリング法にて、モリブデン復を落着 し、ディト電極:(1) を形成し、第1回(1) に 示すような、個膜トランパスタ (1) を整列して - 3 -

配置した基版を完成させた。(第1図(e))

そして絶縁膜を形成した後、配向膜壁布工程、 スペーサー教布工程、貼り合わせ工程、液晶注入 工程を通過して、液晶セルが完成した。

以上のようにして、光学系を用いて断面を直線 状にしたレーザー光を用いて、複数の薄膜トラン ジスタに対応する非単結晶珪素膜の結晶化の促進 を同時に行うことができ、液晶ディスプレイに用いるような大型の基板に複数がTFTを整列して作 製する場合に特に短時間で加工ができ、有効である。

『実施列2:

本実施例においては、実施例1 と同様に本発明 を被晶ディスプントの作製時に用いた場合につい で示す。

まず、実施例1で用いた5のと同じ基板上に実 推例1と同様にモリがデンを攻膜した後、N型の 連種型を有すら非血結晶理素膜を形成する。

次に、公田のファトリリグラフ、一枝将を用いて、実施例1と同様に非血結晶連滑機をソース。

ドンイン舗減及びその取り出し電極の所定の外形 パターンにマスキングを行か、550ガスを用いて ドライエッチングを行う。

次に、実施例(と同様に環境抗災導線を関ビして (型の非血路晶性素膜を形成する。

次に、この非常結晶提業限に対し、中10gmm 県 き5gmの 東方形の預計新聞になるように光学系 によって集光された改長に16gmの YAGシーザ 一光を第3回に示す機に点状に預計し、一箇所の 照射ごとに基版をX、 親いは7方向に一定の長さ だけ動かして次の箇所の照射を行った。こうして 光を照射した部分の暗晶度を消失せしめた。

この時のレーザー光の照射条件はパワー密度0. 61/cm²、繰り返し周波数10kH とである。このレーザー光を本実施例の場合、1.5秒間照射した。 この照射回数及びレーザーの条件は被加工物によって異なり、本実施例の場合は予測実験を行って 前述の条件を出してその条件を用いた。

本実施例においても実施例:と同様に、レーザ -光を均一にするために光学系を用いた。 次に、この「型の暗着領上にアラズマCVD注 で空化暗着腹を100人形成し、ゲイト連縁膜とし

これらを新定のパターンにパターニング後、公 知のスパックリング生にて、モリブデン復を落在 し、パターニングを行い、ディト環境を形成し、 理復トランジスクを完成させた。

そして、逸縁襲を成膜した後、被晶配向限虚布 工程、スペーサー散布工程、貼り合わせ工程、複 晶性人工程を経由して液晶セルが完成した。

本実施例においては、実施例!以上に必要な部分のみの照射であるため、非単結晶珪素額のエッ

-11-

チングの際、かりに微妙に残渣が残ってしまった 場合でも不必要な部分は結晶化が進んでいないので、リーク電波を少なくすることができる。 『家籍所3』

本実施例においては、本発明をイメージセンサ - の作製時に用いた場合について示す。

まず、ガラス基板上に、実施例(と同様な方法で、モリブデン膜を形成した後、N型の事業型を有する非単結晶珪素膜を形成する。

次に、公知のフェドリングラフィー技術を用いて、実施例1と同様に非単結晶珪素模をソース、ドレイン領域及びその取り出し電極の所定の外形パターンにマスキングを行い、GF4ガスを用いてドライエッチングを行う。

次に、実施例1 と同様に高抵抗半導体層として 1型の非単結晶控素膜を形成する。

次に、この非難結晶注葉限に対し、中i3mm 展 5230mm 「告級の長さに対応する。」のほぼ道線 伏の照射新面となるように光学系によって復光された皮長248、Thmのエキンマンーギー光を開射し - 1 2 -

て光を照射した部分の結晶度を増大せしめた。

この時のレーザー光の照射条件はパワー密度0. 5J/ca²、パルス市12 g secである。このレーザー 光を本実施例の場合、3 パルス照射した。この照 射回数及びレーザーの条件は被加工物によって異 なり、本実施例の場合は予潤実験を行って前述の 条件を出してその条件を用いた。

本実施例においても実施列 (と同様に、レーザ 一光が均一になるように光学系を用いている。

次に、この「型の珪素膜上にプラズマCVD法で変化珪素膜を100人形成し、ゲイト絶縁膜とし

これらを所定のパターンにパターニング後、公 田のスパッタリング法にて、モリアデン漢を落着 し、パターニングを行い、ディト電腦を形成し、 モの後絶遠膜を作製して薄膜トランジスタを完成 ませた。

このようにして、一直線上に整列して多成され 5 複数個の複膜ドラックステの、非単結晶珪素膜 のチェネル部に相当する部分のみにレーナー光を

-::-

照射し、結晶化を促進することによって、 恋答速度の大きい薄膜トランジスプを作製することができ、そのうえ、レーザー光を部分的に照射するため、従来のように全面に照射する方法に比較して 短時間での結晶化が可能である。

「助漢」

本発明の構成により、整列して形成される環境 トランジスタのチャネル部の結晶度を増大させる ことができた。これによって、逆来ではキーリア の移動度が小さいためにディスプレー塩夏、イメ ージセンサー等のスイッチング素子として使用で きなかった非単結晶半導体を用いたTFTを使用す ることが可能になった。

また、チャネル部の結晶度を増大させるために レーザー加工技術を用いたので、大面積化されて も加工機度上の問題はなく、良好な特性を有する 頑腰トランジスタを大面積基板上に多数形成する ことが非常に容易になった。

さらには、レーザー加工を直線状、ドット状な どの必要な部分にのみ行っているので、加工時間 の短縮が実現でき、そのうえエッチング時の歩習 うが上昇し、さらにリーク 遠渡を低減することが できた。

また本実施例においては、スタガード型の譲渡 トランジスタの作製について述べたが、本発明の 技術思想から、他の逆スタガード型、コブレナー 型、逆コブレナー型の譲渡トランジスタにも用い ることができることは明らかである。

本実施例では、低抵抗の非単結晶半導体として N型のみについて述べたが、P型においても本発 明を用いることが可能であることは、本発明の技 術思想から明らかである。

* 4. 図面の簡単な説明

第1図(a)~(e)、第3図は本発明の実施 例の薄膜トランジスタの製造工程を示す機略図で ある。

第2回は従来のTFTの断面構造を示す。

- 1 5 -

10・・・薄膜トランジスタ

11、20 · · · 基板

13、21 · · · 高抵抗非単結晶半導体層

14・・・結晶度の増大した部分

15・・・レーザ光

16、26・・・ゲイト絶縁膜

17、27・・・ゲイト電極

18・・・薄膜トランジスク

19 · · · 查希電腦

20 · · · 基板

22、23・・・ソース、ドレイン領域

24、25・・・ソース、ドンイン電腦


特許出題人


株式会社半導体ニネルギー研究所


- 代表者 山 海 海





- I 6 -














第 3 図